CLIPPEDIMAGE= JP404061256A

PAT-NO: JP404061256A

DOCUMENT-IDENTIFIER: JP 04061256 A

TITLE: SEMICONDUCTOR INTEGRATED CIRCUIT

PUBN-DATE: February 27, 1992

INVENTOR-INFORMATION:

NAME

OZAKI, HIDEYUKI

ASSIGNEE-INFORMATION:

NAME COUNTRY

MITSUBISHI ELECTRIC CORP N/A

APPL-NO: JP02173532

APPL-DATE: June 28, 1990

INT-CL (IPC): H01L021/82; H01L027/04

US-CL-CURRENT: 257/528,257/531 ,257/532 ,438/396

# ABSTRACT:

PURPOSE: To reduce the magnitude of overshoot or undershoot induced by oscillation by making variable inductance or capacitance having a signal wiring on a semiconductor substrate.

CONSTITUTION: If switches 26 to 28 are opened individually, an inductance component will work by inductance patterns 21 to 24 existing there while the switches 26 to 28 are closed individually. In the mean time, the inductance component by the inductance patterns 21 to 24 will be bypasses. In other words, the switches 26 to 28 are opened or closed individually in an arbitrary manner, it will be possible to change the inductance value

between a bonding pad 12 and an input buffer circuit 20, it is also possible to change the inductance value between a bonding pad 12 and an input buffer circuit 20 by the above arbitrary opening/closing action. It is also acceptable to use the capacitance component in place of the inductance component or it is possible to use both the components for the structure.

COPYRIGHT: (C) 1992, JPO&Japio

19日本国特許庁(JP)

①特許出願公開

#### ⑫ 公 開 特 許 公 報(A) 平4-61256

⑤Int. Cl. 5

識別記号

庁内整理番号

④公開 平成4年(1992)2月27日

H 01 L 21/82

27/04

V 7514-4M L 7514-4M

7514-4M 7638-4M H 01 L 21/82

審査請求 未請求 請求項の数 1 (全3頁)

図発明の名称 半導体集積回路

> ②特 願 平2-173532

平 2 (1990) 6 月28日 22出

@発明者 尾崎 英

兵庫県伊丹市瑞原 4丁目1番地 三菱電機株式会社北伊丹

製作所内

三菱電機株式会社 勿出 願

東京都千代田区丸の内2丁目2番3号

個代 理 弁理士 大岩 増雄 外2名

発明の名称

半導体集積回路

特許請求の範囲

半導体集積回路において、外部からの信号が 入力される入力端子のアルミ配線を折れまげる よりに配置されたインダクタンス案子。皮は半 導体集積回路と構成する複数の配線層の異なつ た層により形成されるキャパシタ及び上配イン ダクタンス案子政はキャパシタを短絡するため のスイッチング素子により形成し、入力インダ クタンス値あるいは入力キャパシタンス値を可 変にできるような手段を有する半導体集積回路。

発明の詳細な説明

〔産業上の利用分野〕

この発明は半導体集験回路の入力パッフア回 路の構成法に関するものである

〔従来の技術〕

類は図は従来の半導体集積回路の構成を示す 段式上面図である。図中、山は半導体基板、は

~(8)はメンディングパッド、(9)は A C 配線、W は入力パッフア回路を示す。図のように半導体基 板 川 上に ポンデイングパッドは~(8)が形成され、ポン ディングパッド(2)~(8)とパッケージのリード線が A C 銀等により接続され、パッケージの信号入力端子 と接続される。又、ポンディングパッド(8)からは46 配 根(8)を介 して 入力 パッファ回路(40)の入力端子に接 続される。

次に動作について説明する。 A C 配根(8)は当然イン ダクタンス成分及び停有 容量を有しており、入力パツ フア回路四も入力容量を有している。

更には半導体集積回路が実装されるプリント基 板の信号配線も浮有インダクタンス及び浮有容 量を有している。第8回は額8回の半導体集費 回路のブリント基板上にかける実使用状態での 信号車の、序有容量、及び浮有インダクタンス を等価的に示した回路図である。図にかいて(8) は▲ℓ配鉄、岬は入力パッファ回路、岬は集積 回路である。図に示すロ点より右は半導体集積 回路側、またC点より左はプリント基板側を示

T .

図のように、ブリント 基板上配線、 及び 半導体 基板上配線ともに固有のインダクタンス及び 容量を有していると考えられる。

#### [発明が解決しようとする繰題]

従来の半導体集機回路は以上のように構成されているので、ブリント基板上のある集機回路から信号が注目している集機回路に伝えられたとしたとき、この両者をつなく配線、及び注目している集機回路の Li C 収分により信号が"H"レベルから"L"レベル或は"L"から"H"レベルに変化した時信号波形に乱れが生じる。

との様子を観8図に示す▲点およびB点について、信号放形を第4図に示す。図のように一般的に仕実観で示したようなオーバーシュート、アンダーシュート放形が必ず出現する。

そして、特にこの信号変化の高調波成分が信号配線の固有の L. O 成分と、たまたまその共振制波数に合致した場合には第4図中の破線で示したような大きなアンダーシュート或はオーバ

#### (実施例)

以下、この発明の一実施例を図について説明
する。第1図にかいての対け半導体基板、12~18
はポンデイングパット、1911は A & 配線、2011は A & 配線、2011は A & 配線、2011は A & 配線があった。 又のはは A & 配がりまげて形式したくころは意識のではなった。 とである。 四々に対したるとである。 四々に対してがクタンを形成イングクを強いに対していまった。 スイングクタンは るイングクタンス の かがら なん ない かん とになる。 スイングクタンス の かん に かん とになる。 スイングクタンス の は なん とになる。 スイングクタンス の は なん ス イングクタンス の は なん とになる。

即ち、スイッチ四〜四個々の開放家は明そくを任意に行うことによつてポンデイングパッド 02 と入力パッフア回路 20 の間のインダクタンス値をかえることができる。 従つて集る図に示した 1,のインダクタンス値を変更でき、共振周波数と異なつた時定数に設定することにより信号

ーシュートを生じさせ、場合によつては半導体 集積回路に斟動作を生じさせる等の問題点があった。

この発明は上記のような問題点を解決するためになされたもので、上記の共振によるオーパーシュート、或はアンダーシュートの大きさを 低減する手段を有する半導体集積回路を得ると とを目的とする

## [ 鉄題を解決するための手段]

この発明に係る半導体集機回路は、半導体基板上の信号配線の有するインダクタンス或はキャパシタンスを可変にできるようにする。

#### (作用)

この発明による半導体集積回路は、実際のブリント基板上のインダクタンス成はキャパシタンス成分、及びその半導体集積回路に入力される他の半導体集積回路の出力信号の高調放収分により発生するオーバーシュート、アンダーシュートをユーザーにより低減することが可能に たる。

のオーパーシュート、 史はアンダーシュートを 軽減することができる。

又スイッチ四~四はアルミ工程のマスクによつて作つてもよく、又、MOSトランジスタ等の能動業子を用いてもよい。又、スイッチ四~四をヒューズで形成し、ユーザーが任意にこのヒューズの切断ができる(即ちブログラムできる)ように構成してもよい。

なお、上記実施例ではインダクタンス成分を 用いる場合で説明したが、キャバンタンス収分 でも良く、或は両者を用いて構成することも可 能である。

また、入力端子の入力インダクタンス値、あるいは入力キャパシタンス値を変える手段であればインダクタンス成分あるいはキャパシタンス成分によらなくてもよい。

#### [発明の効果]

以上のように、この発明によれば、半導体集 横回路の入力インダクタンス成は、キャパシタ ンスを可変にできるようにしたので、入力信号 の回路時定数によるオーバーシュート、アンダ ーシュートを低級できる効果がある。


## 4. 図面の簡単な説明

第1 図はこの発明の一実施例にかける半導体 装置の模式上面図、第8 図は、従来の半導体装 値の模式上面図、第8 図は第3 図の半導体集機 回路のブリント基板上にかける実使用状態での 信号線の等価回路図、第4 図は、第8 図に示す ▲点かよびB点にかける信号を示す皮形図である。

図にかいて、(1) は半導体基板、(2) ~ (6) はポンデイングパッド、(4) は A & 配線、 201 は入力パッファ回路、 211 ~ (4) はインダクタパターン、 250 ~ (25) はスイッチである。


なか、図中、同一符号は同一、又は相当部分 を示す。

代理人 大岩 增雄



第 1 図

12~18:ボッディッド 19: At 配 株 20: 入りパッファ 回路 21~24: インデフラ パリーン 25~28: スイッケ



9:硅配镍 10:入ガバッファ回路

